

# Projekt układu sumy liczby 2-bitowej z 3-bitową na bramkach NOR

## 1 Opis techniczny projektu

### 1.1 Założenia projektowe

Celem projektu jest zaprojektowanie układu kombinacyjnego realizującego funkcję sumy dwóch liczb dwubitowych, a następnie zminimalizowanie liczby wykorzystanych bramek logicznych przy zachowaniu realizacji wyłącznie na bramkach NOR.

Projektowany układ będzie dodawał dwie liczby binarne o długości dwóch bitów:

$$A = (A_1 A_0), \quad B = (B_1 B_0)$$

Układ posiada cztery wejścia binarne oraz wyjście 3-bitowe. Wynik będzie informował o sumie liczb wraz z ewentualnym przeniesieniem najstarszego bitu.

Przyjęto następujące założenia:

- liczby wejściowe mają długość 2 bitów,
- wszystkie wejścia przyjmują wartości logiczne 0 lub 1,
- układ jest układem kombinacyjnym,
- wynik sumy ma 3 bity:  $S_2 S_1 S_0$ ,
- stan wyjścia  $S_2$  oznacza przeniesienie z poziomu bitów starszych,
- podstawowym celem projektu jest minimalizacja liczby bramek logicznych,
- poprawność działania zostanie sprawdzona za pomocą tablicy prawdy i symulacji.

Minimalizacja układu ma na celu zmniejszenie jego złożoności. Mniejsza liczba zastosowanych bramek oznacza prostszy schemat logiczny, mniejsze zapotrzebowanie na elementy oraz potencjalnie mniejsze opóźnienia propagacji sygnału.

### 1.2 Specyfikacja wejść i wyjść

Projektowany sumator posiada cztery wejścia:

- $A_1$  – starszy bit pierwszej liczby,
- $A_0$  – młodszy bit pierwszej liczby,
- $B_1$  – starszy bit drugiej liczby,
- $B_0$  – młodszy bit drugiej liczby.

Wyjścia układu to:

- $S_0$  – bit wyniku najmłodszy,
- $S_1$  – bit wyniku pośredni,
- $S_2$  – najstarszy bit wyniku (przeniesienie).

Zależność pomiędzy wejściami a wyjściami można zapisać jako:

$$(A_1A_0)_2 + (B_1B_0)_2 = (S_2S_1S_0)_2 \quad (1)$$

Przykładowo, dla:

$$A = 10_2, B = 01_2$$

otrzymujemy:

$$S = 11_2$$

Natomiast dla:

$$A = 11_2, B = 11_2$$

otrzymujemy:

$$S = 110_2$$

Tabela sygnałowa przedstawia podstawowe sygnały wejściowe i wyjściowe projektowanego układu:

Tabela 1: Sygnały wejściowe i wyjściowe sumatora 2-bitowego z sumą 3-bitową

| Sygnał | Rodzaj  | Opis                                  |
|--------|---------|---------------------------------------|
| $A_1$  | wejście | starszy bit pierwszej liczby          |
| $A_0$  | wejście | młodszy bit pierwszej liczby          |
| $B_1$  | wejście | starszy bit drugiej liczby            |
| $B_0$  | wejście | młodszy bit drugiej liczby            |
| $S_2$  | wyjście | najstarszy bit wyniku (przeniesienie) |
| $S_1$  | wyjście | bit wyniku pośredni                   |
| $S_0$  | wyjście | bit wyniku najmłodszy                 |

### 1.3 Analiza logiczna układu

Aby wyznaczyć wynik sumy, należy wykonać dodawanie pozycyjne, począwszy od poziomu najmłodszego bitu.

Dla bitów najmłodszych:

$$S_0 = A_0 \oplus B_0 \quad (2)$$

przy czym w układzie opartym na bramkach NOR będzie to realizowane poprzez przekształcenie funkcji XOR na postać przyjazną dla bramek NOR.

Generowanie przeniesienia na najmłodszym poziomie wynosi:

$$P_0 = A_0 \cdot B_0 \quad (3)$$

Dla bitów starszych:

$$S_1 = A_1 \oplus B_1 \oplus P_0 \quad (4)$$

oraz:

$$P_1 = (A_1 \cdot B_1) + (P_0 \cdot (A_1 \oplus B_1)) \quad (5)$$

Wynik najstarszy to:

$$S_2 = P_1 \quad (6)$$

Funkcje te można zapisać w postaci sumy iloczynów lub iloczynu sum, a następnie zminimalizować do postaci przyjaznej dla bramek NOR.

W praktyce realizacji na bramkach NOR każda z tych funkcji może być przekształcana do postaci, w której wykorzystywane są wyłącznie operacje NOR, co wymaga odpowiedniego zaznaczenia negacji i zamiany bramek na ich równoważniki.

Schemat działania można opisać następująco:


1. poziom młodszy: określenie  $S_0$  oraz  $P_0$ ,
2. poziom starszy: określenie  $S_1$  oraz  $P_1$ ,
3. wyjście najstarsze:  $S_2 = P_1$ .

#### 1.4 Prezentacja układu i przejście do dalszej części pracy


Struktura układu przedstawiona jest na schemacie blokowym oraz schematach logicznych. Na rysunku 1a przedstawiono układ w formie uproszczonej, z wydzieleniem dwóch poziomów sumacyjnych oraz wyjścia przeniesienia. Na rysunku 1b szczegółowo przedstawiono zależności między wejściami a wyjściami w formie bramek logicznych.

Warto zwrócić uwagę na to, że w schemacie logicznym wejścia układu oraz wyjścia są połączone z bramkami NOR. Rysunek 1a przedstawia układ w formie hierarchicznej: wejścia  $A_1, A_0, B_1, B_0$  są przetwarzane na poziomie młodszym, a następnie na poziomie starszym, a wynik końcowy jest sumą 3-bitową.

Następnie, w kolejnym punkcie pracy omówione zostaną minimalizacja funkcji logicznych na bramkach NOR, tablica prawdy oraz dalsze schematy i rysunki. Dalsza część pracy odnosi się bezpośrednio do przedstawionej tu struktury układu.




(a) Schemat blokowy układu  
poziom starszy:  $S_1, S_2 = P_1$



poziom młodszy:  $S_0, P_0$

(b) Schemat logiczny układu zrealizowany wyłącznie na bramkach NOR

Rysunek 1: Prezentacja układu sumatora 2-bitowego z 3-bitową sumą



stany  $A_1A_0$  (górny rząd) i  $B_1B_0$  (dolny rząd) zgodne z tablicą prawdy

Rysunek 2: Przebiegi czasowe sygnałów wejściowych  $A_1, A_0, B_1, B_0$  oraz wyjścia  $S_2$  dla wszystkich 16 kombinacji wejściowych